ವಿಕಿಪೀಡಿಯ

ಇನ್ಸುಲೇಟರ್ನಲ್ಲಿ ಸಿಲಿಕಾನ್

For silicon on insulator optical devices, see silicon photonics.

ಸೆಮಿಕಂಡಕ್ಟರ್ ತಯಾರಿಕೆಯಲ್ಲಿ, ಸಿಲಿಕಾನ್ ಆನ್ ಇನ್ಸುಲೇಟರ್ ( SOI ) ತಂತ್ರಜ್ಞಾನವು ಲೇಯರ್ಡ್ ಸಿಲಿಕಾನ್-ಇನ್ಸುಲೇಟರ್-ಸಿಲಿಕಾನ್ ತಲಾಧಾರದಲ್ಲಿ ಸಿಲಿಕಾನ್ ಸೆಮಿಕಂಡಕ್ಟರ್ ಸಾಧನಗಳ ತಯಾರಿಕೆಯಾಗಿದ್ದು, ಸಾಧನದೊಳಗೆ ಪರಾವಲಂಬಿ ಧಾರಣವನ್ನು ಕಡಿಮೆ ಮಾಡಲು, ಇದರಿಂದಾಗಿ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ. [೧] SOI-ಆಧಾರಿತ ಸಾಧನಗಳು ಸಾಂಪ್ರದಾಯಿಕ ಸಿಲಿಕಾನ್-ನಿರ್ಮಿತ ಸಾಧನಗಳಿಂದ ಭಿನ್ನವಾಗಿರುತ್ತವೆ, ಇದರಲ್ಲಿ ಸಿಲಿಕಾನ್ ಜಂಕ್ಷನ್ ಎಲೆಕ್ಟ್ರಿಕಲ್ ಇನ್ಸುಲೇಟರ್‌ನ ಮೇಲಿರುತ್ತದೆ, ಸಾಮಾನ್ಯವಾಗಿ ಸಿಲಿಕಾನ್ ಡೈಆಕ್ಸೈಡ್ ಅಥವಾ ನೀಲಮಣಿ (ಈ ರೀತಿಯ ಸಾಧನಗಳನ್ನು ಸಿಲಿಕಾನ್ ಆನ್ ನೀಲಮಣಿ ಅಥವಾ SOS ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ). ಅವಾಹಕದ ಆಯ್ಕೆಯು ಹೆಚ್ಚಾಗಿ ಉದ್ದೇಶಿತ ಅಪ್ಲಿಕೇಶನ್‌ನ ಮೇಲೆ ಅವಲಂಬಿತವಾಗಿದೆ, ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ ರೇಡಿಯೊ ಆವರ್ತನ (RF) ಮತ್ತು ವಿಕಿರಣ-ಸೂಕ್ಷ್ಮ ಅನ್ವಯಿಕೆಗಳಿಗಾಗಿ ನೀಲಮಣಿಯನ್ನು ಬಳಸಲಾಗುತ್ತದೆ ಮತ್ತು ಇತರ ಮೈಕ್ರೋಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್ ಸಾಧನಗಳಲ್ಲಿನ ಕಡಿಮೆ-ಚಾನಲ್ ಪರಿಣಾಮಗಳಿಗೆ ಸಿಲಿಕಾನ್ ಡೈಆಕ್ಸೈಡ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. [೨] ನಿರೋಧಕ ಪದರ ಮತ್ತು ಮೇಲ್ಭಾಗದ ಸಿಲಿಕಾನ್ ಪದರವು ಅನ್ವಯದೊಂದಿಗೆ ವ್ಯಾಪಕವಾಗಿ ಬದಲಾಗುತ್ತದೆ. [೩]

ಕೈಗಾರಿಕೆ ಅಗತ್ಯ

ಬದಲಾಯಿಸಿ

SOI ತಂತ್ರಜ್ಞಾನವು ಮೈಕ್ರೊಎಲೆಕ್ಟ್ರಾನಿಕ್ ಸಾಧನಗಳ ನಿರಂತರ ಕಿರುಚಿತ್ರೀಕರಣವನ್ನು ಅನುಮತಿಸುವ ಹಲವಾರು ಉತ್ಪಾದನಾ ಕಾರ್ಯತಂತ್ರಗಳಲ್ಲಿ ಒಂದಾಗಿದೆ, ಇದನ್ನು ಆಡುಮಾತಿನಲ್ಲಿ "ವಿಸ್ತರಿಸುವ ಮೂರ್ ಕಾನೂನು " (ಅಥವಾ "ಮೋರ್ ಮೂರ್", ಸಂಕ್ಷಿಪ್ತವಾಗಿ "MM") ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ. ಸಾಂಪ್ರದಾಯಿಕ ಸಿಲಿಕಾನ್ (ಬೃಹತ್ CMOS ) ಪ್ರಕ್ರಿಯೆಗೆ ಸಂಬಂಧಿಸಿದಂತೆ SOI ಯ ವರದಿ ಮಾಡಲಾದ ಪ್ರಯೋಜನಗಳು ಸೇರಿವೆ: [೪]

  • ಬೃಹತ್ ಸಿಲಿಕಾನ್‌ನಿಂದ ಪ್ರತ್ಯೇಕಿಸುವಿಕೆಯಿಂದಾಗಿ ಕಡಿಮೆ ಪರಾವಲಂಬಿ ಧಾರಣಶಕ್ತಿ, ಇದು ಹೊಂದಾಣಿಕೆಯ ಕಾರ್ಯಕ್ಷಮತೆಯಲ್ಲಿ ವಿದ್ಯುತ್ ಬಳಕೆಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ
  • n- ಮತ್ತು p-ವೆಲ್ ರಚನೆಗಳ ಸಂಪೂರ್ಣ ಪ್ರತ್ಯೇಕತೆಯಿಂದಾಗಿ ಲ್ಯಾಚ್ಅಪ್ಗೆ ಪ್ರತಿರೋಧ
  • ಸಮಾನವಾದ VDD ನಲ್ಲಿ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆ. ಕಡಿಮೆ VDD ಗಳಲ್ಲಿ ಕೆಲಸ ಮಾಡಬಹುದು [೫]
  • ಡೋಪಿಂಗ್ ಇಲ್ಲದ ಕಾರಣ ಕಡಿಮೆ ತಾಪಮಾನ ಅವಲಂಬನೆ
  • ಹೆಚ್ಚಿನ ಸಾಂದ್ರತೆ, ಉತ್ತಮ ವೇಫರ್ ಬಳಕೆಯಿಂದಾಗಿ ಉತ್ತಮ ಇಳುವರಿ
  • ಕಡಿಮೆಯಾದ ಆಂಟೆನಾ ಸಮಸ್ಯೆಗಳು
  • ಯಾವುದೇ ದೇಹ ಅಥವಾ ಬಾವಿ ಟ್ಯಾಪ್‌ಗಳ ಅಗತ್ಯವಿಲ್ಲ
  • ಪ್ರತ್ಯೇಕತೆಯಿಂದಾಗಿ ಕಡಿಮೆ ಸೋರಿಕೆ ಪ್ರವಾಹಗಳು ಹೀಗಾಗಿ ಹೆಚ್ಚಿನ ವಿದ್ಯುತ್ ದಕ್ಷತೆ
  • ಅಂತರ್ಗತವಾಗಿ ವಿಕಿರಣವು ಗಟ್ಟಿಯಾಗುತ್ತದೆ (ಮೃದು ದೋಷಗಳಿಗೆ ನಿರೋಧಕ), ಪುನರುಕ್ತಿ ಅಗತ್ಯವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ

ಉತ್ಪಾದನಾ ದೃಷ್ಟಿಕೋನದಿಂದ, SOI ತಲಾಧಾರಗಳು ಹೆಚ್ಚಿನ ಸಾಂಪ್ರದಾಯಿಕ ಫ್ಯಾಬ್ರಿಕೇಶನ್ ಪ್ರಕ್ರಿಯೆಗಳೊಂದಿಗೆ ಹೊಂದಿಕೊಳ್ಳುತ್ತವೆ. ಸಾಮಾನ್ಯವಾಗಿ, ವಿಶೇಷ ಉಪಕರಣಗಳು ಅಥವಾ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಕಾರ್ಖಾನೆಯ ಗಮನಾರ್ಹ ಮರುಪರಿಶೀಲನೆ ಇಲ್ಲದೆ SOI-ಆಧಾರಿತ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು. SOI ಗೆ ವಿಶಿಷ್ಟವಾದ ಸವಾಲುಗಳೆಂದರೆ, ಸಮಾಧಿ ಆಕ್ಸೈಡ್ ಪದರವನ್ನು ಪರಿಗಣಿಸಲು ನವೀನ ಮಾಪನಶಾಸ್ತ್ರದ ಅವಶ್ಯಕತೆಗಳು ಮತ್ತು ಮೇಲ್ಭಾಗದ ಸಿಲಿಕಾನ್ ಪದರದಲ್ಲಿನ ಭೇದಾತ್ಮಕ ಒತ್ತಡದ ಬಗ್ಗೆ ಕಾಳಜಿ. ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ನ ಥ್ರೆಶೋಲ್ಡ್ ವೋಲ್ಟೇಜ್ ಕಾರ್ಯಾಚರಣೆಯ ಇತಿಹಾಸವನ್ನು ಅವಲಂಬಿಸಿರುತ್ತದೆ ಮತ್ತು ಅದಕ್ಕೆ ವೋಲ್ಟೇಜ್ ಅನ್ನು ಅನ್ವಯಿಸುತ್ತದೆ, ಹೀಗಾಗಿ ಮಾಡೆಲಿಂಗ್ ಕಷ್ಟವಾಗುತ್ತದೆ. SOI ಅನುಷ್ಠಾನಕ್ಕೆ ಪ್ರಾಥಮಿಕ ತಡೆಗೋಡೆಯು ತಲಾಧಾರದ ವೆಚ್ಚದಲ್ಲಿನ ತೀವ್ರ ಹೆಚ್ಚಳವಾಗಿದೆ, ಇದು ಒಟ್ಟು ಉತ್ಪಾದನಾ ವೆಚ್ಚಗಳಿಗೆ ಅಂದಾಜು 10 – 15% ಹೆಚ್ಚಳವನ್ನು ನೀಡುತ್ತದೆ. [೬] 

SOI ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ಗಳು

ಬದಲಾಯಿಸಿ

SOI MOSFET ಎಂಬುದು ಲೋಹದ-ಆಕ್ಸೈಡ್-ಸೆಮಿಕಂಡಕ್ಟರ್ ಫೀಲ್ಡ್-ಎಫೆಕ್ಟ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ (MOSFET) ಸಾಧನವಾಗಿದ್ದು, ಇದರಲ್ಲಿ ಸಿಲಿಕಾನ್ ಅಥವಾ ಜರ್ಮೇನಿಯಮ್‌ನಂತಹ ಅರೆವಾಹಕ ಪದರವು ಅವಾಹಕ ಪದರದ ಮೇಲೆ ರೂಪುಗೊಳ್ಳುತ್ತದೆ, ಇದು ಅರೆವಾಹಕ ತಲಾಧಾರದಲ್ಲಿ ರೂಪುಗೊಂಡ ಆಕ್ಸೈಡ್ (BOX) ಪದರವಾಗಿರಬಹುದು. [೭] [೮] [೯] SOI MOSFET ಸಾಧನಗಳನ್ನು ಕಂಪ್ಯೂಟರ್ ಉದ್ಯಮದ ಬಳಕೆಗೆ ಅಳವಡಿಸಲಾಗಿದೆ.[ಸಾಕ್ಷ್ಯಾಧಾರ ಬೇಕಾಗಿದೆ] ಸಮಾಧಿ ಆಕ್ಸೈಡ್ ಪದರವನ್ನು SRAM ವಿನ್ಯಾಸಗಳಲ್ಲಿ ಬಳಸಬಹುದು. [೧೦] ಎರಡು ವಿಧದ SOI ಸಾಧನಗಳಿವೆ: PDSOI (ಭಾಗಶಃ ಖಾಲಿಯಾದ SOI) ಮತ್ತು FDSOI (ಸಂಪೂರ್ಣವಾಗಿ ಖಾಲಿಯಾದ SOI) MOSFET ಗಳು. n-ಮಾದರಿಯ PDSOI MOSFET ಗಾಗಿ ಗೇಟ್ ಆಕ್ಸೈಡ್ (GOX) ಮತ್ತು ಸಮಾಧಿ ಆಕ್ಸೈಡ್ (BOX) ನಡುವಿನ ಸ್ಯಾಂಡ್‌ವಿಚ್ಡ್ n-ಮಾದರಿಯ ಫಿಲ್ಮ್ ದೊಡ್ಡದಾಗಿದೆ, ಆದ್ದರಿಂದ ಸವಕಳಿ ಪ್ರದೇಶವು ಸಂಪೂರ್ಣ n ಪ್ರದೇಶವನ್ನು ಆವರಿಸುವುದಿಲ್ಲ. ಆದ್ದರಿಂದ ಸ್ವಲ್ಪ ಮಟ್ಟಿಗೆ PDSOI ಬೃಹತ್ MOSFET ನಂತೆ ವರ್ತಿಸುತ್ತದೆ. ನಿಸ್ಸಂಶಯವಾಗಿ ಬೃಹತ್ MOSFET ಗಳ ಮೇಲೆ ಕೆಲವು ಪ್ರಯೋಜನಗಳಿವೆ. ಎಫ್‌ಡಿಎಸ್‌ಒಐ ಸಾಧನಗಳಲ್ಲಿ ಫಿಲ್ಮ್ ತುಂಬಾ ತೆಳುವಾಗಿದ್ದು, ಇದರಿಂದ ಸವಕಳಿ ಪ್ರದೇಶವು ಇಡೀ ಚಾನಲ್ ಪ್ರದೇಶವನ್ನು ಆವರಿಸುತ್ತದೆ. FDSOI ನಲ್ಲಿ ಮುಂಭಾಗದ ಗೇಟ್ (GOX) ಬಲ್ಕ್‌ಗಿಂತ ಕಡಿಮೆ ಸವಕಳಿ ಶುಲ್ಕವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ ಆದ್ದರಿಂದ ವಿಲೋಮ ಶುಲ್ಕಗಳ ಹೆಚ್ಚಳವು ಹೆಚ್ಚಿನ ಸ್ವಿಚಿಂಗ್ ವೇಗಕ್ಕೆ ಕಾರಣವಾಗುತ್ತದೆ. BOX ನಿಂದ ಸವಕಳಿ ಚಾರ್ಜ್‌ನ ಮಿತಿಯು ಸವಕಳಿ ಧಾರಣವನ್ನು ನಿಗ್ರಹಿಸುತ್ತದೆ ಮತ್ತು ಆದ್ದರಿಂದ FD SOI MOSFET ಗಳು ಕಡಿಮೆ ಗೇಟ್ ಬಯಾಸ್‌ನಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸಲು ಅನುವು ಮಾಡಿಕೊಡುವ ಸಬ್‌ಥ್ರೆಶೋಲ್ಡ್ ಸ್ವಿಂಗ್‌ನ ಗಣನೀಯ ಕಡಿತವು ಕಡಿಮೆ ವಿದ್ಯುತ್ ಕಾರ್ಯಾಚರಣೆಗೆ ಕಾರಣವಾಗುತ್ತದೆ. ಸಬ್‌ಥ್ರೆಶೋಲ್ಡ್ ಸ್ವಿಂಗ್ 300K ನಲ್ಲಿ MOSFET ಗಾಗಿ ಕನಿಷ್ಠ ಸೈದ್ಧಾಂತಿಕ ಮೌಲ್ಯವನ್ನು ತಲುಪಬಹುದು, ಇದು 60mV/ದಶಕ. ಈ ಆದರ್ಶ ಮೌಲ್ಯವನ್ನು ಮೊದಲು ಸಂಖ್ಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಬಳಸಿ ಪ್ರದರ್ಶಿಸಲಾಯಿತು. [೧೧] [೧೨] BOX ನಿಂದಾಗಿ ಮೂಲ ಮತ್ತು ಡ್ರೈನ್ ಎಲೆಕ್ಟ್ರಿಕ್ ಫೀಲ್ಡ್‌ಗಳು ಮಧ್ಯಪ್ರವೇಶಿಸಲಾರದ ಕಾರಣ, ಥ್ರೆಶೋಲ್ಡ್ ವೋಲ್ಟೇಜ್ ರೋಲ್ ಆಫ್, ಇತ್ಯಾದಿ ಬೃಹತ್ MOSFET ಗಳಲ್ಲಿನ ಇತರ ನ್ಯೂನತೆಗಳನ್ನು FDSOI ನಲ್ಲಿ ಕಡಿಮೆಗೊಳಿಸಲಾಗುತ್ತದೆ. PDSOI ನಲ್ಲಿನ ಮುಖ್ಯ ಸಮಸ್ಯೆಯು " ಫ್ಲೋಟಿಂಗ್ ಬಾಡಿ ಎಫೆಕ್ಟ್ (FBE)" ಆಗಿದೆ ಏಕೆಂದರೆ ಫಿಲ್ಮ್ ಯಾವುದೇ ಸರಬರಾಜುಗಳಿಗೆ ಸಂಪರ್ಕ ಹೊಂದಿಲ್ಲ.[ಸಾಕ್ಷ್ಯಾಧಾರ ಬೇಕಾಗಿದೆ]

SOI ವೇಫರ್‌ಗಳ ತಯಾರಿಕೆ

ಬದಲಾಯಿಸಿ
 
SIMOX ಪ್ರಕ್ರಿಯೆ
 
ಸ್ಮಾರ್ಟ್ ಕಟ್ ಪ್ರಕ್ರಿಯೆ

SiO 2 -ಆಧಾರಿತ SOI ವೇಫರ್‌ಗಳನ್ನು ಹಲವಾರು ವಿಧಾನಗಳಿಂದ ಉತ್ಪಾದಿಸಬಹುದು:

  • SIMOX - OXygen ನ IM ಪ್ಲಾಂಟೇಶನ್‌ನಿಂದ S ಬೇರ್ಪಡಿಕೆ – ಸಮಾಧಿ SiO 2 ಪದರವನ್ನು ರಚಿಸಲು ಆಮ್ಲಜನಕದ ಅಯಾನು ಕಿರಣದ ಅಳವಡಿಕೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ನಂತರ ಹೆಚ್ಚಿನ ತಾಪಮಾನದ ಅನೆಲಿಂಗ್ ಅನ್ನು ಬಳಸುತ್ತದೆ.
  • ವೇಫರ್ ಬಾಂಡಿಂಗ್ – ಆಕ್ಸಿಡೀಕೃತ ಸಿಲಿಕಾನ್ ಅನ್ನು ಎರಡನೇ ತಲಾಧಾರದೊಂದಿಗೆ ನೇರವಾಗಿ ಬಂಧಿಸುವ ಮೂಲಕ ನಿರೋಧಕ ಪದರವು ರೂಪುಗೊಳ್ಳುತ್ತದೆ. ಎರಡನೆಯ ತಲಾಧಾರದ ಬಹುಪಾಲು ಭಾಗವನ್ನು ತರುವಾಯ ತೆಗೆದುಹಾಕಲಾಗುತ್ತದೆ, ಅವಶೇಷಗಳು ಮೇಲ್ಭಾಗದ Si ಪದರವನ್ನು ರೂಪಿಸುತ್ತವೆ.
    • ವೇಫರ್ ಬಾಂಡಿಂಗ್ ಪ್ರಕ್ರಿಯೆಯ ಒಂದು ಪ್ರಮುಖ ಉದಾಹರಣೆಯೆಂದರೆ ಸ್ಮಾರ್ಟ್ ಕಟ್ ವಿಧಾನವು ಫ್ರೆಂಚ್ ಸಂಸ್ಥೆ ಸೊಯ್ಟೆಕ್ ಅಭಿವೃದ್ಧಿಪಡಿಸಿದ್ದು, ಇದು ಮೇಲಿನ ಸಿಲಿಕಾನ್ ಪದರದ ದಪ್ಪವನ್ನು ನಿರ್ಧರಿಸಲು ನಿಯಂತ್ರಿತ ಎಕ್ಸ್‌ಫೋಲಿಯೇಶನ್ ನಂತರ ಅಯಾನ್ ಇಂಪ್ಲಾಂಟೇಶನ್ ಅನ್ನು ಬಳಸುತ್ತದೆ.
    • ನ್ಯಾನೊಕ್ಲೀವ್ ಸಿಲಿಕಾನ್ ಜೆನೆಸಿಸ್ ಕಾರ್ಪೊರೇಷನ್ ಅಭಿವೃದ್ಧಿಪಡಿಸಿದ ತಂತ್ರಜ್ಞಾನವಾಗಿದ್ದು, ಸಿಲಿಕಾನ್ ಮತ್ತು ಸಿಲಿಕಾನ್-ಜರ್ಮೇನಿಯಮ್ ಮಿಶ್ರಲೋಹದ ಇಂಟರ್ಫೇಸ್ನಲ್ಲಿ ಒತ್ತಡದ ಮೂಲಕ ಸಿಲಿಕಾನ್ ಅನ್ನು ಪ್ರತ್ಯೇಕಿಸುತ್ತದೆ. [೧೩]
    • ELTRAN ಎಂಬುದು ಕ್ಯಾನನ್ ಅಭಿವೃದ್ಧಿಪಡಿಸಿದ ತಂತ್ರಜ್ಞಾನವಾಗಿದ್ದು, ಇದು ಪೋರಸ್ ಸಿಲಿಕಾನ್ ಮತ್ತು ವಾಟರ್ ಕಟ್ ಅನ್ನು ಆಧರಿಸಿದೆ. [೧೪]
  • ಬೀಜ ವಿಧಾನಗಳು - ಇದರಲ್ಲಿ ಉನ್ನತವಾದ Si ಪದರವನ್ನು ನೇರವಾಗಿ ಇನ್ಸುಲೇಟರ್‌ನಲ್ಲಿ ಬೆಳೆಸಲಾಗುತ್ತದೆ. ಬೀಜ ವಿಧಾನಗಳಿಗೆ ಹೋಮೋಪಿಟಾಕ್ಸಿಗೆ ಕೆಲವು ರೀತಿಯ ಟೆಂಪ್ಲೇಟ್ ಅಗತ್ಯವಿರುತ್ತದೆ, ಇದನ್ನು ಅವಾಹಕದ ರಾಸಾಯನಿಕ ಚಿಕಿತ್ಸೆ, ಸೂಕ್ತವಾಗಿ ಆಧಾರಿತ ಸ್ಫಟಿಕದ ಅವಾಹಕ ಅಥವಾ ಆಧಾರವಾಗಿರುವ ತಲಾಧಾರದಿಂದ ಇನ್ಸುಲೇಟರ್ ಮೂಲಕ ಸಾಧಿಸಬಹುದು.

ಈ ವಿವಿಧ ಉತ್ಪಾದನಾ ಪ್ರಕ್ರಿಯೆಗಳ ಸಮಗ್ರ ವಿಮರ್ಶೆಯನ್ನು ಉಲ್ಲೇಖದಲ್ಲಿ ಕಾಣಬಹುದು [೧]

ಮೈಕ್ರೋಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್ ಉದ್ಯಮ

ಬದಲಾಯಿಸಿ

ಸಂಶೋಧನೆ

ಬದಲಾಯಿಸಿ

ಸಿಲಿಕಾನ್-ಆನ್-ಇನ್ಸುಲೇಟರ್ ಪರಿಕಲ್ಪನೆಯು 1964 ರ ಹಿಂದಿನದು, ಇದನ್ನು CW ಮಿಲ್ಲರ್ ಮತ್ತು PH ರಾಬಿನ್ಸನ್ ಪ್ರಸ್ತಾಪಿಸಿದರು. [೧೫] 1979 ರಲ್ಲಿ, Al F. Tasch, TC ಹಾಲೋವೇ, ಕೈ ಫಾಂಗ್ ಲೀ ಮತ್ತು ಜೇಮ್ಸ್ F. ಗಿಬ್ಬನ್ಸ್ ಸೇರಿದಂತೆ ಟೆಕ್ಸಾಸ್ ಇನ್ಸ್ಟ್ರುಮೆಂಟ್ಸ್ ಸಂಶೋಧನಾ ತಂಡವು ಸಿಲಿಕಾನ್-ಆನ್-ಇನ್ಸುಲೇಟರ್ MOSFET (ಮೆಟಲ್-ಆಕ್ಸೈಡ್-ಸೆಮಿಕಂಡಕ್ಟರ್ ಫೀಲ್ಡ್-ಎಫೆಕ್ಟ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್) ಅನ್ನು ತಯಾರಿಸಿತು . [೧೬] 1983 ರಲ್ಲಿ, S. ಕವಾಮುರಾ ನೇತೃತ್ವದ ಫುಜಿತ್ಸು ಸಂಶೋಧನಾ ತಂಡವು SOI CMOS (ಕಾಂಪ್ಲಿಮೆಂಟರಿ ಮೆಟಲ್-ಆಕ್ಸೈಡ್-ಸೆಮಿಕಂಡಕ್ಟರ್) ರಚನೆಯೊಂದಿಗೆ ಮೂರು ಆಯಾಮದ ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು ತಯಾರಿಸಿತು. [೧೭] 1984 ರಲ್ಲಿ, ಅದೇ ಫುಜಿತ್ಸು ಸಂಶೋಧನಾ ತಂಡವು ಕಿರಣದ ಮರುಸ್ಫಟಿಕೀಕರಣವನ್ನು ಬಳಸಿಕೊಂಡು ಲಂಬವಾಗಿ ಜೋಡಿಸಲಾದ ಡ್ಯುಯಲ್ SOI/CMOS ರಚನೆಯೊಂದಿಗೆ 3D ಗೇಟ್ ರಚನೆಯನ್ನು ತಯಾರಿಸಿತು. [೧೮] ಅದೇ ವರ್ಷ, ಎಲೆಕ್ಟ್ರೋಟೆಕ್ನಿಕಲ್ ಲ್ಯಾಬೋರೇಟರಿ ಸಂಶೋಧಕರಾದ ತೋಶಿಹಿರೊ ಸೆಕಿಗಾವಾ ಮತ್ತು ಯುಟಕಾ ಹಯಾಶಿ ಡಬಲ್-ಗೇಟ್ MOSFET ಅನ್ನು ತಯಾರಿಸಿದರು, ಎರಡು ಗೇಟ್ ಎಲೆಕ್ಟ್ರೋಡ್‌ಗಳ ನಡುವೆ ಸಂಪೂರ್ಣವಾಗಿ ಖಾಲಿಯಾದ SOI ಸಾಧನವನ್ನು ಸ್ಯಾಂಡ್‌ವಿಚ್ ಮಾಡುವ ಮೂಲಕ ಶಾರ್ಟ್-ಚಾನೆಲ್ ಪರಿಣಾಮಗಳನ್ನು ಗಮನಾರ್ಹವಾಗಿ ಕಡಿಮೆ ಮಾಡಬಹುದು ಎಂದು ಪ್ರದರ್ಶಿಸಿದರು. [೧೯] [೨೦] 1986 ರಲ್ಲಿ, HP ಲ್ಯಾಬ್ಸ್‌ನಲ್ಲಿ ಜೀನ್-ಪಿಯರ್ ಕೋಲಿಂಗ್ 90 nm ತೆಳುವಾದ ಸಿಲಿಕಾನ್ ಫಿಲ್ಮ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು SOI NMOS ಸಾಧನಗಳನ್ನು ತಯಾರಿಸಿದರು. [೨೧]

1989 ರಲ್ಲಿ, Ghavam G. ಶಾಹಿದಿ IBM ಥಾಮಸ್ J ವ್ಯಾಟ್ಸನ್ ಸಂಶೋಧನಾ ಕೇಂದ್ರದಲ್ಲಿ SOI ಸಂಶೋಧನಾ ಕಾರ್ಯಕ್ರಮವನ್ನು ಪ್ರಾರಂಭಿಸಿದರು. [೨೨] ಅವರು IBM ಮೈಕ್ರೋಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್‌ನಲ್ಲಿ SOI ತಂತ್ರಜ್ಞಾನದ ಮುಖ್ಯ ವಾಸ್ತುಶಿಲ್ಪಿಯಾಗಿದ್ದರು, ಅಲ್ಲಿ ಅವರು ತಮ್ಮ ಬಾಸ್ ಬಿಜನ್ ದಾವರಿ ಅವರ ಬೆಂಬಲದೊಂದಿಗೆ ವಸ್ತು ಸಂಶೋಧನೆಯಿಂದ ಮೊದಲ ವಾಣಿಜ್ಯಿಕವಾಗಿ ಕಾರ್ಯಸಾಧ್ಯವಾದ ಸಾಧನಗಳ ಅಭಿವೃದ್ಧಿಯವರೆಗೆ ಮೂಲಭೂತ ಕೊಡುಗೆಗಳನ್ನು ನೀಡಿದರು. [೨೩] SOI CMOS ತಂತ್ರಜ್ಞಾನವನ್ನು ತಯಾರಿಸಬಹುದಾದ ವಾಸ್ತವತೆಯನ್ನು ಮಾಡುವಲ್ಲಿ ಶಾಹಿದಿ ಪ್ರಮುಖ ವ್ಯಕ್ತಿಯಾಗಿದ್ದರು. 1990 ರ ದಶಕದ ಆರಂಭದಲ್ಲಿ, ಸಾಧನಗಳು ಮತ್ತು ಸರಳ ಸರ್ಕ್ಯೂಟ್‌ಗಳನ್ನು ತಯಾರಿಸಲು ಸಾಧನ-ಗುಣಮಟ್ಟದ SOI ವಸ್ತುಗಳನ್ನು ತಯಾರಿಸಲು ಸಿಲಿಕಾನ್ ಎಪಿಟಾಕ್ಸಿಯಲ್ ಓವರ್‌ಗ್ರೋತ್ ಮತ್ತು ರಾಸಾಯನಿಕ ಮೆಕ್ಯಾನಿಕಲ್ ಪಾಲಿಶಿಂಗ್ ಅನ್ನು ಸಂಯೋಜಿಸುವ ಹೊಸ ತಂತ್ರವನ್ನು ಅವರು ಪ್ರದರ್ಶಿಸಿದರು, ಇದು SOI ತಲಾಧಾರಗಳನ್ನು ಸೇರಿಸಲು IBM ತನ್ನ ಸಂಶೋಧನಾ ಕಾರ್ಯಕ್ರಮವನ್ನು ವಿಸ್ತರಿಸಲು ಕಾರಣವಾಯಿತು. ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ಸಾಂಪ್ರದಾಯಿಕ ಬೃಹತ್ CMOS ಗಿಂತ SOI CMOS ತಂತ್ರಜ್ಞಾನದ ವಿದ್ಯುತ್-ವಿಳಂಬ ಪ್ರಯೋಜನವನ್ನು ಪ್ರದರ್ಶಿಸಿದವರಲ್ಲಿ ಅವರು ಮೊದಲಿಗರು. ಸೆಮಿಕಂಡಕ್ಟರ್ ಉದ್ಯಮವು SOI ಅನ್ನು ಅಳವಡಿಸಿಕೊಳ್ಳುವುದನ್ನು ತಡೆಯುವ ಅಡೆತಡೆಗಳನ್ನು ಅವರು ನಿವಾರಿಸಿದರು ಮತ್ತು ಸಾಮೂಹಿಕ ಉತ್ಪಾದನೆಗೆ ಸೂಕ್ತವಾದ ಗುಣಮಟ್ಟ ಮತ್ತು ವೆಚ್ಚದ ಮಟ್ಟಕ್ಕೆ SOI ತಲಾಧಾರದ ಅಭಿವೃದ್ಧಿಯನ್ನು ಚಾಲನೆ ಮಾಡುವಲ್ಲಿ ಪ್ರಮುಖ ಪಾತ್ರ ವಹಿಸಿದರು. [೨೪]

1994 ರಲ್ಲಿ, ಶಾಹಿದಿ, ಬಿಜನ್ ದಾವರಿ ಮತ್ತು ರಾಬರ್ಟ್ ಎಚ್. ಡೆನ್ನಾರ್ಡ್ ನೇತೃತ್ವದ IBM ಸಂಶೋಧನಾ ತಂಡವು ಮೊದಲ ಉಪ-100 ಅನ್ನು ತಯಾರಿಸಿತು.<span typeof="mw:Entity" id="mwtQ"> </span>ನ್ಯಾನೊಮೀಟರ್ SOI CMOS ಸಾಧನಗಳು. [೨೫] [೨೬] 1998 ರಲ್ಲಿ, ಹಿಟಾಚಿ, TSMC ಮತ್ತು UC ಬರ್ಕ್ಲಿ ಸಂಶೋಧಕರ ತಂಡವು FinFET (ಫಿನ್ ಫೀಲ್ಡ್-ಎಫೆಕ್ಟ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ) ಅನ್ನು ಪ್ರದರ್ಶಿಸಿತು, [೨೭] ಇದು SOI ತಲಾಧಾರದ ಮೇಲೆ ನಿರ್ಮಿಸಲಾದ ಪ್ಲ್ಯಾನರ್ ಅಲ್ಲದ, ಡಬಲ್-ಗೇಟ್ MOSFET ಆಗಿದೆ. [೨೮] 2001 ರ ಆರಂಭದಲ್ಲಿ, ಶಾಹಿದಿ IBM ನಲ್ಲಿ ಕಡಿಮೆ-ಶಕ್ತಿಯ RF CMOS ಸಾಧನವನ್ನು ಅಭಿವೃದ್ಧಿಪಡಿಸಲು SOI ಅನ್ನು ಬಳಸಿದರು. [೨೩]

ವಾಣಿಜ್ಯೀಕರಣ

ಬದಲಾಯಿಸಿ

IBM ನಲ್ಲಿ ಶಾಹಿದಿಯವರ ಸಂಶೋಧನೆಯು ಮುಖ್ಯವಾಹಿನಿಯ CMOS ತಂತ್ರಜ್ಞಾನದಲ್ಲಿ SOI ಯ ಮೊದಲ ವಾಣಿಜ್ಯ ಬಳಕೆಗೆ ಕಾರಣವಾಯಿತು. [೨೨] SOI ಅನ್ನು ಮೊದಲ ಬಾರಿಗೆ 1995 ರಲ್ಲಿ ವಾಣಿಜ್ಯೀಕರಣಗೊಳಿಸಲಾಯಿತು, SOI ನಲ್ಲಿ ಶಾಹಿದಿ ಅವರ ಕೆಲಸವು IBM ನ ಸರ್ವರ್ ವಿಭಾಗವನ್ನು ನಡೆಸುತ್ತಿದ್ದ ಜಾನ್ ಕೆಲ್ಲಿಗೆ AS/400 ಲೈನ್ ಸರ್ವರ್ ಉತ್ಪನ್ನಗಳಲ್ಲಿ SOI ಅನ್ನು ಅಳವಡಿಸಿಕೊಳ್ಳಲು ಮನವರಿಕೆ ಮಾಡಿತು, ಇದು ತಾಮ್ರದ ಮೆಟಾಲೈಸೇಶನ್ SOI ಸಾಧನಗಳೊಂದಿಗೆ 220 nm CMOS ಅನ್ನು ಬಳಸಿತು. [೨೩] IBM 2000 ರಲ್ಲಿ ಉನ್ನತ-ಮಟ್ಟದ RS64-IV "Istar" PowerPC-AS ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್‌ನಲ್ಲಿ SOI ಅನ್ನು ಬಳಸಲು ಪ್ರಾರಂಭಿಸಿತು. SOI ತಂತ್ರಜ್ಞಾನದಲ್ಲಿ ನಿರ್ಮಿಸಲಾದ ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್‌ಗಳ ಇತರ ಉದಾಹರಣೆಗಳೆಂದರೆ AMD 130 nm, 90 nm, 65 nm, 45 nm ಮತ್ತು 32 2001 ರಿಂದ nm ಸಿಂಗಲ್, ಡ್ಯುಯಲ್, ಕ್ವಾಡ್, ಆರು ಮತ್ತು ಎಂಟು ಕೋರ್ ಪ್ರೊಸೆಸರ್‌ಗಳು [೨೯]

2001 ರ ಕೊನೆಯಲ್ಲಿ, IBM ಶಾಹಿದಿ ಅವರ ಕೆಲಸದ ಆಧಾರದ ಮೇಲೆ ತಾಮ್ರ ಮತ್ತು ಕಡಿಮೆ-κ ಡೈಎಲೆಕ್ಟ್ರಿಕ್‌ನೊಂದಿಗೆ 130 ನ್ಯಾನೊಮೀಟರ್ CMOS SOI ಸಾಧನಗಳನ್ನು ಪರಿಚಯಿಸಲು ನಿರ್ಧರಿಸಲಾಯಿತು. [೨೩] ಫ್ರೀಸ್ಕೇಲ್ 2001 ರ ಕೊನೆಯಲ್ಲಿ ತಮ್ಮ PowerPC 7455 CPU ನಲ್ಲಿ SOI ಅನ್ನು ಅಳವಡಿಸಿಕೊಂಡಿತು. ಪ್ರಸ್ತುತ,  ] ಫ್ರೀಸ್ಕೇಲ್ 180 nm, 130 nm, 90 nm ಮತ್ತು 45 nm ಲೈನ್‌ಗಳಲ್ಲಿ SOI ಉತ್ಪನ್ನಗಳನ್ನು ರವಾನಿಸುತ್ತಿದೆ. [೩೦] 90 nm PowerPC - ಮತ್ತು Xbox 360, PlayStation 3, ಮತ್ತು Wii ನಲ್ಲಿ ಬಳಸಲಾದ ಪವರ್ ISA- ಆಧಾರಿತ ಪ್ರೊಸೆಸರ್‌ಗಳು SOI ತಂತ್ರಜ್ಞಾನವನ್ನು ಬಳಸುತ್ತವೆ. ಆದಾಗ್ಯೂ ಇಂಟೆಲ್‌ನಿಂದ ಸ್ಪರ್ಧಾತ್ಮಕ ಕೊಡುಗೆಗಳು ಮುಂದುವರೆಯುತ್ತವೆ  ಪ್ರತಿ ಪ್ರಕ್ರಿಯೆ ನೋಡ್‌ಗೆ ಸಾಂಪ್ರದಾಯಿಕ ಬೃಹತ್ CMOS ತಂತ್ರಜ್ಞಾನವನ್ನು ಬಳಸಲು, ಬದಲಿಗೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸುಧಾರಿಸಲು HKMG ಮತ್ತು ಟ್ರೈ-ಗೇಟ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ಗಳಂತಹ ಇತರ ಸ್ಥಳಗಳ ಮೇಲೆ ಕೇಂದ್ರೀಕರಿಸುತ್ತದೆ. ಜನವರಿ 2005 ರಲ್ಲಿ, ಇಂಟೆಲ್ ಸಂಶೋಧಕರು SOI ಬಳಸಿ ನಿರ್ಮಿಸಲಾದ ಪ್ರಾಯೋಗಿಕ ಸಿಂಗಲ್-ಚಿಪ್ ಸಿಲಿಕಾನ್ ರಿಬ್ ವೇವ್‌ಗೈಡ್ ರಾಮನ್ ಲೇಸರ್ ಕುರಿತು ವರದಿ ಮಾಡಿದರು. [೩೧]

ಸಾಂಪ್ರದಾಯಿಕ ಫೌಂಡರಿಗಳಿಗೆ ಸಂಬಂಧಿಸಿದಂತೆ, ಜುಲೈ 2006 ರಲ್ಲಿ TSMC ಯಾವುದೇ ಗ್ರಾಹಕರು SOI ಬಯಸುವುದಿಲ್ಲ ಎಂದು ಹೇಳಿಕೊಂಡರು, [೩೨] ಆದರೆ ಚಾರ್ಟರ್ಡ್ ಸೆಮಿಕಂಡಕ್ಟರ್ ಸಂಪೂರ್ಣ ಫ್ಯಾಬ್ ಅನ್ನು SOI ಗೆ ಮೀಸಲಿಟ್ಟಿತು. [೩೩]

ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ ರೇಡಿಯೊ ಆವರ್ತನ (RF) ಅನ್ವಯಗಳಲ್ಲಿ ಬಳಸಿ

ಬದಲಾಯಿಸಿ

1990 ರಲ್ಲಿ, ಪೆರೆಗ್ರಿನ್ ಸೆಮಿಕಂಡಕ್ಟರ್ ಪ್ರಮಾಣಿತ 0.5 ಅನ್ನು ಬಳಸಿಕೊಂಡು SOI ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನದ ಅಭಿವೃದ್ಧಿಯನ್ನು ಪ್ರಾರಂಭಿಸಿತು. μm CMOS ನೋಡ್ ಮತ್ತು ವರ್ಧಿತ ನೀಲಮಣಿ ತಲಾಧಾರ. ಅದರ ಪೇಟೆಂಟ್ ಪಡೆದ ಸಿಲಿಕಾನ್ ಆನ್ ನೀಲಮಣಿ (SOS) ಪ್ರಕ್ರಿಯೆಯು ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ RF ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ವ್ಯಾಪಕವಾಗಿ ಬಳಸಲ್ಪಡುತ್ತದೆ. ಇನ್ಸುಲೇಟಿಂಗ್ ನೀಲಮಣಿ ತಲಾಧಾರದ ಆಂತರಿಕ ಪ್ರಯೋಜನಗಳು ಹೆಚ್ಚಿನ ಪ್ರತ್ಯೇಕತೆ, ಹೆಚ್ಚಿನ ರೇಖಾತ್ಮಕತೆ ಮತ್ತು ಎಲೆಕ್ಟ್ರೋ-ಸ್ಟ್ಯಾಟಿಕ್ ಡಿಸ್ಚಾರ್ಜ್ (ESD) ಸಹಿಷ್ಣುತೆಯನ್ನು ಅನುಮತಿಸುತ್ತದೆ. ಅನೇಕ ಇತರ ಕಂಪನಿಗಳು ಸ್ಮಾರ್ಟ್‌ಫೋನ್‌ಗಳು ಮತ್ತು ಸೆಲ್ಯುಲಾರ್ ರೇಡಿಯೊಗಳಲ್ಲಿ ಯಶಸ್ವಿ RF ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗೆ SOI ತಂತ್ರಜ್ಞಾನವನ್ನು ಅನ್ವಯಿಸಿವೆ. [೩೪] 

ಫೋಟೊನಿಕ್ಸ್ನಲ್ಲಿ ಬಳಸಿ

ಬದಲಾಯಿಸಿ

SOI ವೇಫರ್‌ಗಳನ್ನು ಸಿಲಿಕಾನ್ ಫೋಟೊನಿಕ್ಸ್‌ನಲ್ಲಿ ವ್ಯಾಪಕವಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ. [೩೫] ಇನ್ಸುಲೇಟರ್‌ನಲ್ಲಿರುವ ಸ್ಫಟಿಕದಂತಹ ಸಿಲಿಕಾನ್ ಪದರವನ್ನು ಆಪ್ಟಿಕಲ್ ವೇವ್‌ಗೈಡ್‌ಗಳು ಮತ್ತು ಇತರ ಆಪ್ಟಿಕಲ್ ಸಾಧನಗಳನ್ನು ತಯಾರಿಸಲು ಬಳಸಬಹುದು, ನಿಷ್ಕ್ರಿಯ ಅಥವಾ ಸಕ್ರಿಯ (ಉದಾಹರಣೆಗೆ ಸೂಕ್ತವಾದ ಇಂಪ್ಲಾಂಟೇಶನ್‌ಗಳ ಮೂಲಕ). ಸಮಾಧಿ ಇನ್ಸುಲೇಟರ್ ಒಟ್ಟು ಆಂತರಿಕ ಪ್ರತಿಫಲನದ ಆಧಾರದ ಮೇಲೆ ಸಿಲಿಕಾನ್ ಪದರದಲ್ಲಿ ಅತಿಗೆಂಪು ಬೆಳಕಿನ ಪ್ರಸರಣವನ್ನು ಶಕ್ತಗೊಳಿಸುತ್ತದೆ. ವೇವ್‌ಗೈಡ್‌ಗಳ ಮೇಲಿನ ಮೇಲ್ಮೈಯನ್ನು ಮುಚ್ಚದೆ ಬಿಡಬಹುದು ಮತ್ತು ಗಾಳಿಗೆ ತೆರೆದುಕೊಳ್ಳಬಹುದು (ಉದಾಹರಣೆಗೆ ಸೆನ್ಸಿಂಗ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗೆ), ಅಥವಾ ಕ್ಲಾಡಿಂಗ್‌ನಿಂದ ಮುಚ್ಚಲಾಗುತ್ತದೆ, ಸಾಮಾನ್ಯವಾಗಿ ಸಿಲಿಕಾದಿಂದ ಮಾಡಲ್ಪಟ್ಟಿದೆ.[ಸಾಕ್ಷ್ಯಾಧಾರ ಬೇಕಾಗಿದೆ]

ಅನಾನುಕೂಲಗಳು

ಬದಲಾಯಿಸಿ

ಸಾಂಪ್ರದಾಯಿಕ ಸೆಮಿಕಂಡಕ್ಟರ್ ಉದ್ಯಮಕ್ಕೆ ಹೋಲಿಸಿದರೆ SOI ತಂತ್ರಜ್ಞಾನದ ಪ್ರಮುಖ ಅನನುಕೂಲವೆಂದರೆ ಹೆಚ್ಚಿದ ಉತ್ಪಾದನಾ ವೆಚ್ಚ. [೩೬] 2012 ರ ಹೊತ್ತಿಗೆ IBM ಮತ್ತು AMD ಮಾತ್ರ SOI ಅನ್ನು ಉನ್ನತ-ಕಾರ್ಯಕ್ಷಮತೆಯ ಪ್ರೊಸೆಸರ್‌ಗಳಿಗೆ ಆಧಾರವಾಗಿ ಬಳಸಿದವು ಮತ್ತು ಇತರ ತಯಾರಕರು (Intel, TSMC, ಗ್ಲೋಬಲ್ ಫೌಂಡ್ರೀಸ್ ಇತ್ಯಾದಿ) ತಮ್ಮ CMOS ಚಿಪ್‌ಗಳನ್ನು ನಿರ್ಮಿಸಲು ಸಾಂಪ್ರದಾಯಿಕ ಸಿಲಿಕಾನ್ ವೇಫರ್‌ಗಳನ್ನು ಬಳಸಿದರು. [೩೬]

SOI ಮಾರುಕಟ್ಟೆ

ಬದಲಾಯಿಸಿ

ಮಾರ್ಕೆಟ್ ರಿಸರ್ಚ್ ಫ್ಯೂಚರ್ ಗ್ರೂಪ್ ಪ್ರಕಾರ 2020 ರ ಹೊತ್ತಿಗೆ SOI ಪ್ರಕ್ರಿಯೆಯನ್ನು ಬಳಸುವ ಮಾರುಕಟ್ಟೆಯು ಮುಂದಿನ 5 ವರ್ಷಗಳಲ್ಲಿ ~ 15% ರಷ್ಟು ಬೆಳೆಯುತ್ತದೆ ಎಂದು ಅಂದಾಜಿಸಲಾಗಿದೆ. [೩೭]

ಸಹ ನೋಡಿ

ಬದಲಾಯಿಸಿ
  • Intel TeraHertz - ಇಂಟೆಲ್‌ನಿಂದ ಇದೇ ತಂತ್ರಜ್ಞಾನ
  • ಸ್ಟ್ರೈನ್ ಎಂಜಿನಿಯರಿಂಗ್
  • ವೇಫರ್ (ಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್)
  • ವೇಫರ್ ಬಾಂಡಿಂಗ್

ಉಲ್ಲೇಖಗಳು

ಬದಲಾಯಿಸಿ
  1. ↑ ೧.೦ ೧.೧ Celler, G. K.; Cristoloveanu, S. (2003). "Frontiers of silicon-on-insulator". Journal of Applied Physics. 93 (9): 4955. Bibcode:2003JAP....93.4955C. doi:10.1063/1.1558223.
  2. ↑ Marshall, Andrew; Natarajan, Sreedhar (2002). SOI design: analog, memory and digital techniques. Boston: Kluwer. ISBN 0792376404.
  3. ↑ Colinge, Jean-Pierre (1991). Silicon-on-Insulator Technology: Materials to VLSI. Berlin: Springer Verlag. ISBN 978-0-7923-9150-0.
  4. ↑ Silicon-on-insulator - SOI technology and ecosystem - Emerging SOI applications Archived 2017-07-01 ವೇಬ್ಯಾಕ್ ಮೆಷಿನ್ ನಲ್ಲಿ. by Horacio Mendez, Executive Director of the SOI Industry Consortium, April 9, 2009
  5. ↑ "Archived copy" (PDF). Archived from the original (PDF) on 2013-04-18. Retrieved 2014-04-12.{{cite web}}: CS1 maint: archived copy as title (link)
  6. ↑ "IBM touts chipmaking technology". cnet.com. 29 March 2001. Retrieved 22 April 2018.
  7. ↑ United States Patent 6,835,633 SOI wafers with 30-100 Ang. Buried OX created by wafer bonding using 30-100 Ang. thin oxide as bonding layer
  8. ↑ United States Patent 7,002,214 Ultra-thin body super-steep retrograde well (SSRW) FET devices
  9. ↑ Ultrathin-body SOI MOSFET for deep-sub-tenth micron era; Yang-Kyu Choi; Asano, K.; Lindert, N.; Subramanian, V.; Tsu-Jae King; Bokor, J.; Chenming Hu; Electron Device Letters, IEEE; Volume 21, Issue 5, May 2000 Page(s):254 - 255
  10. ↑ United States Patent 7138685 " Vertical MOSFET SRAM cell" describes SOI buried oxide (BOX) structures and methods for implementing enhanced SOI BOX structures.
  11. ↑ F. Balestra, Characterization and Simulation of SOI MOSFETs with Back Potential Control, PhD thesis, INP-Grenoble, 1985
  12. ↑ F. Balestra, Challenges to Ultralow-Power Semiconductor Device Operation, in "Future Trends in Microelectronics-Journey into the unknown", S. Lury, J. Xu, A. Zaslavsky Eds., J. Wiley & Sons, 2016
  13. ↑ "SIGEN.COM". www.sigen.com. Retrieved 22 April 2018.
  14. ↑ ELTRAN - Novel SOI Wafer Technology Archived 2007-09-27 ವೇಬ್ಯಾಕ್ ಮೆಷಿನ್ ನಲ್ಲಿ., JSAPI vol.4
  15. ↑ Colinge, Jean-Pierre (2003). "Multiplate-Gate Silicon-On-Insulator MOS Transistors". Microelectronics Technology and Devices, SBMICRO 2003: Proceedings of the Eighteenth International Symposium. The Electrochemical Society. pp. 2–17. ISBN 9781566773898.
  16. ↑ Tasch, A. F.; Holloway, T. C.; Lee, K. F.; Gibbons, J. F. (1979). "Silicon-on-insulator m.o.s.f.e.t.s fabricated on laser-annealed polysilicon on SiO2". Electronics Letters. 15 (14): 435–437. Bibcode:1979ElL....15..435T. doi:10.1049/el:19790312.
  17. ↑ Kawamura, S.; Sasaki, N.; Iwai, T.; Mukai, R.; Nakano, M.; Takagi, M. (December 1983). "3-Dimensional SOI/CMOS IC's fabricated by beam recrystallization". 1983 International Electron Devices Meeting: 364–367. doi:10.1109/IEDM.1983.190517.
  18. ↑ Kawamura, S.; Sasaki, Nobuo; Iwai, T.; Mukai, R.; Nakano, M.; Takagi, M. (1984). "3-Dimensional Gate Array with Vertically Stacked Dual SOI/CMOS Structure Fabricated by Beam Recrystallization". 1984 Symposium on VLSI Technology. Digest of Technical Papers: 44–45.
  19. ↑ Colinge, Jean-Pierre (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 9780387717517.
  20. ↑ Sekigawa, Toshihiro; Hayashi, Yutaka (1 August 1984). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics. 27 (8): 827–828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  21. ↑ Colinge, Jean-Pierre (1986). "Subthreshold slope of thin-film SOI MOSFET's". IEEE Electron Device Letters. 7 (4): 244–246. Bibcode:1986IEDL....7..244C. doi:10.1109/EDL.1986.26359.
  22. ↑ ೨೨.೦ ೨೨.೧ "Ghavam G. Shahidi". IEEE Xplore. Institute of Electrical and Electronics Engineers. Retrieved 16 September 2019.
  23. ↑ ೨೩.೦ ೨೩.೧ ೨೩.೨ ೨೩.೩ "SOI scientist counted among latest IBM fellows". EE Times. 30 May 2001.
  24. ↑ "Ghavam Shahidi". Engineering and Technology History. Institute of Electrical and Electronics Engineers. 26 January 2016. Retrieved 16 September 2019.
  25. ↑ Shahidi, Ghavam G.; Davari, Bijan; Dennard, Robert H.; Anderson, C. A.; Chappell, B. A.; et al. (December 1994). "A room temperature 0.1 µm CMOS on SOI". IEEE Transactions on Electron Devices. 41 (12): 2405–2412. Bibcode:1994ITED...41.2405S. doi:10.1109/16.337456.
  26. ↑ Critchlow, D. L. (2007). "Recollections on MOSFET Scaling". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  27. ↑ Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Retrieved 9 July 2019.
  28. ↑ Hisamoto, Digh; Hu, Chenming; Huang, Xuejue; Lee, Wen-Chin; Kuo, C.; et al. (May 2001). "Sub-50 nm P-channel FinFET" (PDF). IEEE Transactions on Electron Devices. 48 (5): 880–886. Bibcode:2001ITED...48..880H. doi:10.1109/16.918235.
  29. ↑ Vries, Hans de. "Chip Architect: Intel and Motorola/AMD's 130 nm processes to be revealed". chip-architect.com. Retrieved 22 April 2018.
  30. ↑ "NXP Semiconductors - Automotive, Security, IoT". www.freescale.com. Retrieved 22 April 2018.
  31. ↑ Rong, Haisheng; Liu, Ansheng; Jones, Richard; Cohen, Oded; Hak, Dani, Nicolaescu, Remus; Fang, Alexander; Paniccia, Mario (January 2005). "An all-silicon Raman laser" (PDF). Nature. 433 (7042): 292–294. doi:10.1038/nature03723. PMID 15931210. Archived from the original (PDF) on 2015-09-23. Retrieved 2023-02-24.{{cite journal}}: CS1 maint: multiple names: authors list (link)
  32. ↑ "TSMC has no customer demand for SOI technology - Fabtech - The online information source for semiconductor professionals". fabtech.org. Archived from the original on 28 September 2007. Retrieved 22 April 2018.
  33. ↑ Chartered expands foundry market access to IBM's 90nm SOI technology
  34. ↑ Madden, Joe. "Handset RFFEs: MMPAs, Envelope Tracking, Antenna Tuning, FEMs, and MIMO" (PDF). Mobile Experts. Archived from the original (PDF) on 4 March 2016. Retrieved 2 May 2012.
  35. ↑ Reed, Graham T.; Knights, Andrew P. (5 March 2004). Silicon Photonics: An Introduction. Wiley. ISBN 9780470870341. Retrieved 22 April 2018 – via Google Books.
  36. ↑ ೩೬.೦ ೩೬.೧ McLellan, Paul. "Silicon on Insulator (SOI)". Semiwiki (in ಅಮೆರಿಕನ್ ಇಂಗ್ಲಿಷ್). Retrieved 2021-03-07.
  37. ↑ Future, Market Research (2021-02-17). "Silicon on Insulator (SoI) Market is Anticipated to Surpass USD 2.40 Billion By 2026 | APAC Region to Remain Forerunner in Global Silicon on Insulator Industry". GlobeNewswire News Room. Retrieved 2021-03-07.


ಬಾಹ್ಯ ಕೊಂಡಿಗಳು

ಬದಲಾಯಿಸಿ
"https://kn.wikipedia.org/w/index.php?title=ಇನ್ಸುಲೇಟರ್ನಲ್ಲಿ_ಸಿಲಿಕಾನ್&oldid=1190680" ಇಂದ ಪಡೆಯಲ್ಪಟ್ಟಿದೆ